В режиме программирования данные передаются от DSP-процессора в управляющие регистры микросхемы AD73322 для активации необходимого режима работы. После программирования конфигурации устройства, т. е. после правильной установки различных регистров управления, кодек может выйти из режима программирования и войти в режим передачи данных. Данные от двух АЦП передаются в DSP-процессор двумя блоками, состоящими из 16-ти разрядных слов. Точно так же данные для двух ЦАП передаются от DSP-процессора к микросхеме AD73322 аналогичными способом. Упрощенные временные диаграммы работы последовательного интерфейса показаны на рис. 8.24.

Микросхема AD73422 — это первое изделие в семействе продуктов dspConverter™, которые интегрируют в себе двухканальный кодек (AD73322) и DSP-процессор (52 MIPS ADSP-2185L/86L). Устройство, обладающее полными функциональными возможностями двухканального кодека и DSP-процессора, размещено в небольшом 119-выводном пластмассовом корпусе типа PBGA размером 14x22 мм. Очевидное преимущество такого подхода — экономия площади печатной платы. Используемые АЦП и ЦАП обеспечивают отношение сигнал / шум приблизительно 77 дБ в полосе звуковых частот.

Микросхема AD74222-80 имеет на своем кристалле 80 Кб памяти, сконфигурированной как 16 Кб (24 разряда) ОЗУ программ и 16 Кб (16 разрядов) ОЗУ данных. Встроенное ОЗУ микросхемы AD73422-40 объемом 40 Кб разделено на 8 Кб (24 разряда) памяти программ и 8 Кб (16 разрядов) памяти данных. Режим пониженного энергопотребления обеспечивает низкую потребляемую мощность, необходимую для реализации оборудования с батарейным питанием. Микросхема AD73422 работает при напряжении питания +3 В и рассеивает приблизительно 120 мВт при полнофункциональном режиме работы.

ОСНОВНЫЕ ОСОБЕННОСТИ ИС AD73422 dspConverter™

• Полный сдвоенный кодек (AD73322) и DSP (ADSP-2185L/86L)

• Корпус BGA 14 х 22 мм

• Однополярное питание +3 В, потребление 73 мВт

• Режим пониженного энергопотребления

• КОДЕК:

? Два сигма-дельта-АЦП и ЦАП, 16-разр

? Частоты дискретизации: 8, 16, 32, и 64 КГц

? Отношение сигнал/шум 77 dB

• DSP:

? 52 MIPS

? Совместим по кодам с ADSP-218x

? 80 Кб или 40 Кб памяти на кристалле

Рис. 8.25

Организация высокоскоростного интерфейса

С появлением DSP-процессоров с высокими тактовыми частотами и новыми архитектурными решениями стали возможны анализ и обработка весьма широкополосных сигналов. Программируемость DSP-процессоров делает возможным выполнение различных алгоритмов на тех же самых аппаратных средствах, обеспечивая расширение функциональных возможностей системы. Показанная на рис. 8.26 упрощенная система обеспечивает взаимодействие процессора ADSP-21065L с быстродействующими АЦП и ЦАП посредством использования параллельного интерфейса и внешнего порта DSP-процессора. Семейство DSP-процессоров SHARC позволяет использовать несколько вариантов взаимодействия АЦП и ЦАП с внешним портом процессора. Данное взаимодействие может быть реализовано с использованием контроллера прямого доступа к памяти (ПДП) DSP-процессора, или программно, с использованием ядра процессора. Использование ПДП не загружает ядро DSP-процессора, что дает возможность ядру продолжать работу (выполнять инструкции программы), в то время как данные читаются и записываются из/во внутреннюю память.

Микросхема AD9201 представляет собой двухканальный 10-разрядный АЦП, работающий с частотой дискретизации 20 МГц, с однополярным питанием в диапазоне от +2.7 В до +5.5 В и рассеиваемой мощностью 215 мВт (при напряжении питания +ЗВ). Параметры прибора AD9201 удовлетворяют требованиям к АЦП, необходимым для многих приложений, например, для реализации высокоскоростных квадратурных каналов телекоммуникационных систем. Наличие входных буферов, внутреннего источника опорного напряжения и мультиплексированных цифровых выходных буферов делает очень простой организацию интерфейса с АЦП AD9201.

ЦАП AD9761 предназначен для совместной работы с АЦП AD9201. Данная микросхема представляет собой двухканальный 10-разрядный ЦАП с частотой дискретизации 20 МГц на канал, работающий от однополярного источника питания с напряжением в диапазоне от +2.7 В до +5.5 В и рассеиваемой мощностью 200 мВт (при напряжении питания +3 В). Встроенный источник опорного напряжения, наличие цифровых буферов и 2-кратная интерполяция делают ЦАП AD9761 весьма полезным при построении передатчиков с квадратурными каналами.

Системный интерфейс процессора DSP

На рис. 8.26 показана упрощенная система на базе процессора ADSP-2189M, использующая полномасштабную модель памяти. Она включает два устройства, работающие через последовательные интерфейсы, 8-разрядную EPROM, внешнюю оверлейную память программ и данных. Возможность программной генерации циклов ожидания позволяет легко подключать быстрый процессор к более медленным периферийным устройствам.