Рис. 34-4. Логическая схема тактируемого RS– триггера.

Триггер с синхронизирующим входом управляется логическими состояниями входов R и S при наличии тактового импульса. Изменение состояния триггера происходит только по переднему фронту тактового импульса. Передний фронт тактового импульса — это переход в положительном направлении (от низкого к высокому), что означает возрастание амплитуды импульса от нулевого напряжения до положительного значения. Это называется запуск по положительному фронту (фронту импульса, запускающему цепь).

Пока уровень на тактовом входе низкий, уровни входов R и S могут изменяться, не влияя на состояние триггера.

Входы R и S становятся чувствительными только в течение тактового импульса. Это называется синхронной работой. Триггер работает синхронно с тактовым сигналом.

Синхронная работа важна в компьютерах и калькуляторах, когда каждый шаг выполняется в определенном порядке. На рис. 34-5 изображен логический символ, используемый для обозначения тактируемого RS-триггера.

Рис. 34-5. Логическое обозначение тактируемого RS– триггера.

D-триггер полезен, когда должен быть сохранен только один бит данных (1 или 0). На рис. 34-6 изображена логическая схема D-триггера. Он имеет один вход для данных и вход для тактовых импульсов. D-триггер также называют триггером с задержкой. Вход D задерживает один тактовый импульс перед изменением уровня выхода (Q).

Рис. 34-6. Логическая схема и обозначение D– триггера.

Иногда D-триггер имеет вход PS (предустановка) и вход CLR (очистка). Когда на вход предустановки подан низкий уровень (0), он устанавливает выход Q в состояние 1. Когда на вход очистки подан 0, Q также устанавливается 0.

D-триггеры, соединенные вместе, образуют сдвиговые регистры и регистры памяти. Эти регистры широко используются в цифровых системах.

Наиболее широко используемый триггер — это JK-триггер. Он обладает всеми особенностями триггеров других типов. Логическая схема и обозначение JK-триггера показаны на рис. 34-7.

Рис. 34-7. Логическая схема и обозначение JK– триггера.

J и К — это входы. Важная особенность JK-триггера состоит в том, что при подаче на оба входа J и К высокого уровня сигнала, повторяющиеся тактовые импульсы заставляют выход переключаться или изменять состояние. Два асинхронных входа, PS (предустановка) и CLR (очистка), блокируют синхронные входы, входы данных J и К и вход тактовых импульсов. JK-триггеры широко используются во многих цифровых цепях, особенно в схемах счетчиков. Счетчики можно найти почти в каждой цифровой системе.

Защелка — это устройство, служащее временным буфером памяти. Оно используется для сохранения данных после удаления входного сигнала. D-триггер является хорошим примером защелки. Для защелки также могут быть применены другие типы триггеров.

Защелка используется на входах семисегментных индикаторов. Без защелки изображенная информация будет исчезать вместе с исчезновением входного сигнала. При наличии защелки информация сохранится на экране до тех пор, пока не будет обновлена.

На рис. 34-8 изображена 4-разрядная защелка.

Рис. 34-8. Четырехразрядная защелка.

Это устройство содержит 4 D-триггера, заключенных в один корпус интегральной микросхемы. Входы Е (разрешение) подобны тактовому входу D-триггера. Данные фиксируются, когда уровень на входе разрешения становится низким, то есть равным 0. Когда уровень на входе разрешения высокий, или 1, уровни выходов повторяют уровни входов. Это означает, что выход будет изменяться при любом изменении состояния входа; например, если на входе высокий уровень, то на выходе тоже появится высокий уровень; если на входе низкий уровень, то на выходе тоже появится низкий уровень. В таком состоянии защелка называется прозрачной.